Моделирование печатных плат с помощью программ SPICE и IBIS
Для расчета электрических характеристик печатных плат при подготовке к производству вместо испытаний реальных плат можно использовать инструменты моделирования.
Выбор в пользу моделирования особенно очевиден, когда применение дорогостоящих приборов для измерения характеристик или стендов для тестирования экономически не оправдано для производителя.
Затраты на изготовление печатных плат могут быть довольно высокими, но также высока и цена возможного отказа платы. Моделирование позволяет дизайнерам осуществлять необходимые проверки электроники и при этом оставаться в рамках бюджета.
Любая часть печатной платы может быть проанализирована с помощью моделирования. Имитационные модели могут использоваться как для аналоговых устройств, так и для цифровых электронных компонентов.
Для прогнозирования работы печатных плат применяется математическое моделирование.
Выделим некоторые аспекты и инструменты этого процесса.
Программа моделирования электронных схем (Simulation Program with Integrated Circuit Emphasis или SPICE) – один из самых популярных инструментов моделирования, используемых при тестировании печатных плат.
Дизайнеры используют симуляции SPICE для предварительного проектирования. Эти программы могут выполнять различные виды анализа – от простого до сложного.
Каждая из них может помочь специалистам получить полезные данные.
Анализ определяет потребление тока, требуемый источник питания и его лимиты и подтверждает, что все компоненты схемы исправно работают в своих пределах.
Он вычисляет уровни напряжения и тока для заданных интервалов времени и определяет, как схема будет вести себя при смешанных сигналах, таких как большая пиковая нагрузка или пиковое изменение входного сигнала.
Этот тип анализа обычно требует применения осциллографа для контроля сигналов.
Анализ переменного тока (AC Analysis), или развертка по частоте, вычисляет частотную характеристику цепи. Анализ переменного тока позволяет разработчикам печатных плат выяснить поведение схемы, когда на ее вход подаются обычные сигналы переменного тока.
Как тестировать электронику на производстве
Время на прочтение
Финальный этап создания электронного продукта — серийное производство, именно оно в конечном итоге определяет качество устройства. Пользователь не сможет оценить идеальную программную и аппаратную платформу новой электроники, если на сборочном конвейере произойдет сбой, поэтому контроль функциональности и тестирование сборки — обязательные этапы массового производства.
Читатели этой статьи познакомятся с основными методиками и задачами тестирования электронных устройств и получат общее понимание обеспечения качества на производстве. Особое внимание будет уделено достоинствам и недостаткам различных методов тестирования.
Виды тестирования на производстве. Краткий обзор
В общем виде процесс подготовки и тестирования электронного изделия на производстве выглядит так:
Тестирование устройства и его отдельных частей в процессе производства можно реализовать на базе следующих методик и технологий:
1. Визуальный автоматизированный контроль (AOI, AXI) — это предварительная проверка качества, которая используется на любом контрактном производстве, она проходит на разных стадиях монтажа печатных плат, в том числе с использованием рентгеновского излучения для проверки невидимых глазу или стандартным оптическим системам мест.
2. Внутрисхемное тестирование (ICT/FICT) – проверка соединений и компонентов на печатной плате, анализ электрических параметров всей схемы либо отдельных ее участков.
Данный метод использует контакт пробников с узлами собранной платы: это может быть как стационарное поле контактов («ложе гвоздей», англ. – bed of nails), так и «летающие щупы» (flying probe) или «летающие матрицы». Часто требует использования сложного и дорогостоящего оборудования, технологической подготовки, изготовления специальной оснастки.
3. Периферийное/граничное сканирование (boundary scan) — тестирование с использованием JTAG. Основано на использовании в микросхемах поддержки стандарта IEEE 1149.
4. Функциональное тестирование (FCT) — проверка собранных или частично собранных устройств на выполнение заданной функциональности и на соответствие параметрам, которые заложены в спецификации на прибор.
Все перечисленные методики позволяют оценить качество электроники в процессе производства, однако в некоторых случаях тестирование устройства проводится только на финальном этапе. Это так называемое тестирование после окончательной сборки (EOL) — проверка функциональности и соответствия спецификации. Оценивается не только качество, но также стабильность и надежность устройства. Такой анализ электроники проходит с использованием сложного стендового оборудования, которое имитирует систему, в составе которой работает тестируемое устройство. Если по результатам такой проверки процент брака превышает предварительную оценку, тогда корректируется технология производства и запускается очередная пробная партия устройств. И так в несколько итераций.
На практике лучшие результаты показывают те методики, которые используются в процессе производства, т.е. функциональное и внутрисхемное тестирование, т.к. они позволяют оперативно получить информацию и определить конкретные этапы, на которых появляются проблемы. Благодаря этому можно внести корректировки в производственный процесс еще до окончательной сборки устройства.
Рассмотрим эти методики тестирования более подробно, от общего к частному, начиная с анализа функциональности собранных или частично собранных устройств и заканчивая особенностями внутрисхемного тестирования печатных плат.
Функциональное тестирование на производстве
Функциональное тестирование может проводиться как в ручном, так и в автоматическом режиме. Естественно, при составлении тест-планов ручной труд стараются свести к минимуму, оставив оператору лишь подключение/отключение устройства, а также контроль годности.
При грамотном подходе эта методика способна охватить практически всю функциональность устройства за рекордно короткие сроки. Однако без разработки тестового программного обеспечения и изготовления специальной оснастки тут не обойтись.
Степень покрытия изделия тестами определяется индивидуально для каждого типа устройства на основе анализа электрической схемы, доступных для тестирования модулей и интерфейсов.
На схеме: Стенд функционального тестирования собранных устройств
Выше приведена схема стенда функционального тестирования собранных устройств. Он позволяет тестировать пять устройств одновременно, последовательно проверяя весь функционал каждого. В процессе сверяются версии прошивки отдельных модулей, и, в случае необходимости, проходит прошивка свежей версии. После удачного прохождения тестов программа выдает устройству MAC-адрес, серийный номер и предустановленные пароли.
Стенды функционального тестирования могут включать вспомогательные программные и аппаратные средства для персонализации устройства, удаленного сбора информации о тестируемых устройствах, генерации отчетности о дефектах.
К неоспоримым плюсам функционального тестирования можно отнести возможность конечной прошивки, проверку и обновление версий ПО модулей системы, выдачу персональных данных устройству, используя высокоуровневые протоколы и скоростные интерфейсы.
Стенды функционального тестирования могут встраиваться в автоматизированные системы предприятия (производства) и обеспечивать учет и сбор статистической информации с производственных участков и ОТК.
Основные недостатки данного способа проверки устройств — это необходимость изготовления специализированной оснастки и написание программного обеспечения, также функциональное тестирование, в отличие от периферийного сканирования, не дает точного указания на дефектные цепи и выводы компонентов. Но в большинстве случаев проведение этих работ оправдано за счет максимального покрытия и короткого времени тестирования.
Тестирование электронных устройств на производстве методом периферийного сканирования
Теперь мы рассмотрим следующую методику тестирования, которая позволяет контролировать качество монтажа и отбраковывать устройства ещё до стадии функционального тестирования. Это JTAG-тестирование.
Тесты для периферийного сканирования (boundary-scan) позволяют повысить качество разрабатываемых устройств и экономить затраты на этапе серийного производства. Основное преимущество этой технологии — возможность тестирования устройств c ограниченным доступом к выводам микросхем в корпусах BGA, COB и QFP.
В последнее время в связи с большим распространением стандарта JTAG и, соответственно, микросхем с его поддержкой, метод периферийного сканирования становится все более доступным.
Производители микросхем сопровождают свои продукты BSDL-файлами, в которых содержится информация об архитектуре регистров периферийного сканирования. Современные программные средства для JTAG-тестирования позволяют автоматизировать процесс, используя данные схематики из САПР. Все это упрощает подготовку и использование JTAG-тестирования.
На схеме: Пример JTAG-тестирования. Тут видно, как можно проверить компоненты, которые подключены к шине тестируемой микросхемы, но напрямую не поддерживают стандарт JTAG (например, память flash и SDRAM).
При проектировании электронных устройств, требуется предварительная подготовка схемы изделия. Как минимум, это использование компонентов, поддерживающих стандарт IEEE 1149.1, правильное соединение этих компонентов, вывод JTAG-портов на внешние контакты или разъемы.
JTAG-тестирование позволяет выявить «непропай» ввыводах цифровых микросхем с разными типами корпусов, включая BGA, замыкания, обрывы, а также нерабочие микросхемы с цифровыми интерфейсами. Очень важно выявить все эти дефекты, так как если непроверенная плата переходит на этап программирования, могут возникнуть проблемы с запуском памяти и периферии. При этом будет сложно установить причину неполадок: неверные настройки ПО или дефект монтажа. J TAG-тестирование позволяет предупредить эту проблему.
Тем не менее, у JTAG-тестирования есть свои недостатки. Во-первых, это невысокая производительность по сравнению с функциональным тестированием. Во-вторых, метод предназначен для тестирования цифровой электроники, соответственно исключаются аналоговые части устройства. В третьих, важно учитывать, что JTAG-тестирование проверяет только целостность связей, но не их качество. Импеданс, паразитная емкость и т.д. — все эти качественные параметры могут существенно повлиять на работу высокоскоростных схем.
Также JTAG-тестирование имеет ряд других ограничений:
Но в то же время JTAG-тестирование обладает серьезными преимуществами. Это глубокий анализ работоспособности микросхем и модулей для выборочной проверки электронных устройств в промышленной партии. Это важное дополнение, а в некоторых случаях — замена внутрисхемного тестирования с помощью «ложа гвоздей» или «летающих щупов». J TAG позволяет оптимизировать оборудование для полноценного тестирования либо сократить время на тестирование при комплексном подходе, когда оно используется совместно с другими методами.
Также по мере роста требований к миниатюризации электронных устройств JTAG-тестирование позволяет уменьшить габариты печатной платы, уйдя от необходимости размещать на ней группы контактных площадок для внутрисхемного тестирования с помощью «ложа гвоздей».
Внутрисхемное тестирование
Хотя периферийное сканирование по технологии JTAG набирает все большую популярность, классический метод внутрисхемного тестирования, который начал развиваться с 70-х – 80-х годов 20 века, успешно применяется до сих пор.
Внутрисхемное тестирование — технология проверки отдельных компонентов на плате или фрагментов схем с использованием специального оборудования (ICT-станций) и оснастки (игольчатого адаптера). Благодаря этой методике тестирования можно анализировать отдельные компоненты и аналоговые части схем. А также успешно применять на крупносерийном производстве. Т.е. в тех случаях, когда другие современные технологии не справляются.
Условно внутрисхемное тестирование можно разделить на аналоговое и цифровое. При аналоговом внутрисхемном тестировании обычно проверяются следующие характеристики:
Этот метод тестирования позволяет обнаружить большое количество дефектов сборки, поэтому аналоговое внутрисхемное тестирование часто называют анализом производственных дефектов.
При цифровом внутрисхемном тестировании цифровые микросхемы проверяются на соответствие таблице истинности.
Поскольку данная технология основана на физическом контакте иголок с контактами тестируемых компонентов, возникает ряд трудностей при реализации этого подхода в тестировании.
Постоянная миниатюризация компонентов приводит, в том числе, к уменьшению физических размеров контактных площадок и их перемещению их под корпус. Также в многослойных печатных платах значительное количество соединений реализовано во внутренних слоях. Все это приводит к необходимости вывода контактных площадок для ICT-адаптера на одну из сторон платы, что в свою очередь вызывает увеличение ее габаритов и усложняет их трассировку, а зачастую, в случае высокочастотных шин, это невозможно в принципе.
Один из вариантов решения этих проблем является использование метода тестирования «летающими щупами» или «летающими матрицами». Этот подход позволяет уйти от необходимости вывода специальных контактных площадок для тестирования, но значительно увеличивает время проверки, что является существенным ограничением для серийного производства.
Другой и, наверное, основной способ оптимизации технологии внутрисхемного тестирования без ущерба к плотности покрытия тестами печатной платы и ко времени тестирования — комплексный подход, который заключается в совмещении классического ICT-тестирования с JTAG-тестированием. Такой подход, при предварительном расчете покрытия печатной платы тестами и распределении их между JTAG и ICT, позволяет минимизировать число площадок для иголок ICT и, соответственно, упростить и удешевить тестопригодную плату. Применение таких методов требует соответствующего подхода при проектировании электронного устройства, анализа тестопригодности электрических схем, их корректировки.
Выводы
Таким образом, мы можем сформировать основные критерии, которые определяют выбор методики тестирования:
Так, например, для сравнительно простых устройств в малых партиях достаточно использовать функциональное тестирование, а для простой электроники в крупных сериях — внутрисхемное тестирование, т.к. оно обеспечивает максимальную скорость. Для тестирования цифровой электроники с поддержкой технологии JTAG оптимальным выбором будет периферийное сканирование, оно позволяет отладить процесс производства и скорректировать его на ранних этапах.
При планировании массового производства необходимо учитывать производительность всех методов тестирования, и, соответственно, такое их сочетание, чтобы получить минимальное время на тестирование одного устройства при максимальном покрытии тестами. Например, во многих случаях тестирование с помощью «ложа гвоздей» и периферийное сканирование, являются предпочтительными методами по сравнению с функциональным тестированием и тестированием «летающими щупами» с точки зрения скоростных характеристик.
Соответственно, именно комплексное тестирование электроники на производстве, т.е. совмещение различных технологий в грамотной пропорции сегодня является оптимальным вариантом проверки и анализа качества. По этой причине на первый план выходит предпроектный анализ тестопригодности и покрытия тестами. Он позволяет изначально спланировать и обосновать применимость и степень использования описанных выше подходов в каждом конкретном проекте.
 
Тестовое диагностирование в цифровой технике
Главной целью
тестового диагностирования цифровых
схем на уровне кристалла, печатной платы
или системы является обнаружение
неисправностей элементов схемы,
вызываемых дефектами процессов
производства, неблагоприятными
эксплуатационными факторами или
механизмами старения. Такое тестовое
диагностирование называют тестированием
по результату—тест «проходит или не
проходит».
Если
проектируется ремонтопригодная схема
или система, то второй целью тестирования
является определение места и причины
дефекта с достаточной точностью и
достоверностью, что позволит эффективно
восстановить исправность объекта
диагностирования, Этот вид тестового
диагностирования называется «поиском
дефекта» и включает в себя как проверку
исправности, так и локализацию места
неисправности. « Неисправность»
вызывается физическим механизмом
дефекта, например обрывом соединения,
в то время как «проявление неисправности»
относится к логическому состоянию узла
схемы, передающего сигнал: например,
узел устойчиво находится в состоянии
логической 1. Поведение большинства
неисправностей адекватно отображается
их моделями, которые характеризуют
логические особенности проявления
неисправностей, либо в виде устойчивой
логической 1 — неисправность типа
константа 1 (н-к-1), либо в виде устойчивого
0 — неисправность типа константа 0
(н-к-0), либо в виде проводных И, ИЛИ —
неисправности типа короткого замыкания.
В
общем случае цифровая схема представляет
собой совокупность соединенных между
собой базовых логических вентилей.
триггеров и более сложных цифровых
устройств, таких, как сдвиговые
регистры, счетчики, ПЗУ, ЗУПВ. микропроцессоры
и элементы расширения микропроцессорных
устройств. Схема может также содержать
и другие электронные элементы: транзисторы,
операционные усилители, резисторы,
соединяющие точки схемы с нулевым
потенциалом или источником питания, и
развязывающие конденсаторы. Тем не
менее, как правило, тестер может
воздействовать на схему (стимулировать
тестовыми воздействиями) только через
определенные доступные точки (выводы
микросхемы или разъема печатной
платы). Аналогично реакция схемы на
тестовые сигналы обычно может наблюдаться
(контролироваться) на других
определенных доступных точках схемы.
Входы, логическими состояниями
которых можно непосредственно управлять,
и выходы, логические состояния которых
можно непосредственно наблюдать,
называются первичными входами (ПВх) и
первичными выходами (ПВых) схемы
соответственно. Термин «тест», или
«тестовый набор», означает определенное
множество сигналов на ПВх и ожидаемых
реакций на ПВых исправной схемы.
Выражение «покрытие неисправностей»
характеризует множество неисправностей,
обнаруживаемых либо отдельным тестом,
либо множеством тестов, для которых
покрываемые неисправности — объединение
подмножеств неисправностей, обнаруживаемых
отдельными тестами.
Исправность
цифровых схем проверяется программируемыми
автоматическими диагностическими
устройствами (АДУ) различного типа.
Основными из них являются тестеры,
проверяющие исправность прибора,
несмонтированной печатной платы, тестеры
для внутрисхемного тестирования,
иноверки на правильное функционирование
и исправность в условиях эксплуатации.
Каждый тестер проектируется для
выполнения специфической задачи в
процессе диагностирования, связанного
с циклом производств или эксплуатации
изделия. Современные АДУ основаны на
использовании вычислительных систем,
программируемых для сопряжения с
проверяемым устройством (ПУ) или печатной
платой через заказную коммутационную
систему. Тестеры для проверки печатных
плат на функционирование могут содержать
перемещаемый чувствительный элемент
(наиболее часто называемый управляемым
пробником), который является дополнительным
средством поиска неисправности.
9 способов проверить печатную плату
Существует множество методов оценки качества печатных плат. Одни применяются самостоятельно, другие в тандеме для большей эффективности. Выбор способа проверки зависит от размера партии, характеристик печатной платы и ее назначения.
Мы подготовили подборку наиболее известных и эффективных методов тестирования печатных плат.
Как проверить печатную плату методами визуального осмотра, автоматизированного оптического контроля и рентген-тестированием
Визуальный осмотр (Manual visual inspection или MVI) – один из первых методов для проверки электронных схем.
Метод позволяет выявить видимые глазом недостатки, которые можно устранить прямо на сборочном столе:
Человеческие фактор и растущая сложность печатных плат делают этот метод менее эффективным при крупносерийном производстве. Тем не менее он широко используется при проектировании печатных плат и прототипировании.
Визуальный контроль – MVI
Мы в КЕДР Solutions проводим MVI проверку всех печатных плат, с которыми работаем. У нас надежные и проверенные поставщики и качественные детали, поэтому количество обнаруженного брака минимально.
Выявляемые дефекты не критичны, мы почти всегда можем устранить их сами. Например, во время работы над одним из проектов, мы поставили на место диоды, которые были неправильно установлены при фабричной сборке.
Практика проверки новых печатных плат перед началом работы с ними отсекает даже незначительные дефекты.
Автоматизированный оптический контроль (Automated Optical Inspection или AOI) – тест для крупносерийного производства.
AOI сравнивает изображения тестируемой платы, сделанные одной 2D-камерой или двумя 3D-камерами, с изображениями образца. Оборудование оптического контроля может быть установлено в конце производственной линии.
Метод AOI полезен в следующих случаях:
Его также можно комбинировать с другими методами проверки печатных плат, такими как
Тестирование печатной платы методом AOI может помочь при относительно крупном производстве, но не подходит для проверки прототипов.
Автоматизированный рентгеновский контроль (Automated X-ray Inspection или AXI) – это уникальный тестер печатных плат. Используя рентгеновские лучи, AXI создает 2D- или 3D-изображения скрытых паяных соединений, например, на корпусах BGA или безвыводных корпусах QFN.
Автоматизированный рентгеновский контроль (AXI- тестирование)
Когда рентген-контроль может быть полезен?
Подрядчики, с которыми работает КЕДР Solutions, проводят обязательные AXI-тесты для проверки пайки и отсутствия дефектов плат.
Как тестировать плату методами ICT и FPT
Внутрисхемное тестирование (Матричное контактное поле или ICT) – высокоточное тестирование компонентов печатных плат.
Внутрисхемное тестирование компонентов предполагает использование дорогостоящего оборудования, поэтому наиболее эффективно оно для заключительной проверки изделий с окончательным вариантом дизайна при крупносерийном производстве.
Нужно проверить плату на короткое замыкание и обрыв, убедиться в правильности размещения компонентов, протестировать сопротивление и емкость наиболее точным способом?
Тестер ICT проверяет каждую деталь по отдельности и проводит тщательное тестирование на уровне компонентов. Он способен обнаружить более 90% неисправностей. Оборудование, используемое для тестирования электронных компонентов, полностью автоматизировано.
Одно из названий метода – «ложе гвоздей» – появилось благодаря внешнему виду тестера.
Устройство использует фиксированные сенсорные щупы, «гвозди», расположенные в соответствии с конструкцией печатной платы. Щупы ICT подключаются к плате через контрольные точки на ней. Их задача – проверить целостность паяных соединений.
Для больших партий и налаженного производства могут использоваться индивидуально сконструированные испытательные стенды и тестеры для печатных плат. Оборудование обеспечивает быстрое и экономичное тестирование производственной партии.
Испытательные стенды подходят для:
В некоторых случаях наши клиенты просят проверить компоненты с помощью стенда для автоматического измерения напряжения в контрольных точках печатных плат.
Тестирование методом “летающих щупов” (Flying probe testing или FPT) – более дешевый вариант ICT, так как не требует испытательного стенда.
FPT легко настроить под новую печатную плату, но тестирование занимает больше времени, чем ICT.
В отличие от метода ICT, при котором для доступа к плате используются только контрольные точки, оборудование с летающими зондами использует для подключения также отверстия в площадках элементов, незанятые сквозные отверстия и любые другие пути доступа.
В тестерах с летающими щупами может быть предусмотрена полная автоматизация разработки тестовых программ, настройки и стабилизации измерений и работы системы. Уже через несколько часов оборудование готово к проведению проверок.
Метод FPT подходит для прототипов, мелкосерийного производства, а также для малогабаритных многокомпонентных печатных плат.
Разработанный в конце 1980-х годов, FPT стал популярным подходом у производителей электрических компонентов.
Другие электрические тесты печатных плат
Метод рефлектометрии во временной области (Time Domain Reflectometry или TDR) обнаруживает, измеряет и локализует любое несоответствие импеданса в линии передачи. С помощью тестера можно обнаружить разрывы на печатной плате. Любые скачки импеданса приведут к тому, что часть входящего сигнала будет отправлена обратно к источнику. T DR используется для поиска неисправностей в высокочастотных платах.
Метод рефлектометрии во временной области (TDR)
Испытание сплавом Розе (Resistivity of Solvent Extract или ROSE) – простая и надежная процедура тестирования при производстве печатных плат. С помощью этого метода можно эффективно анализировать и выявлять дефекты и поверхностные загрязнения, оставшиеся после сборки.
Если печатная плата предназначена для работы в среде, где есть вероятность экстремальных электрических нагрузок, разработчики проводят следующие испытания печатных плат:
Когда происходит событие электростатического разряда, печатная плата взаимодействует с сильным электрическим импульсом.
Цепи электростатического разряда предназначены для поглощения или отвода импульсов электростатического разряда от компонентов в область защитного заземления в системе.
Существует три основных модели ESD испытаний:
Во время теста CDM внешнее заземление взаимодействует с контактом заряженного устройства, удерживаемого на тестовом стенде. Накопленный заряд сбрасывается с устройства на внешнее заземление.
Режимы отказа при испытаниях MM аналогичны отказам при испытаниях HBM. Источник высокого напряжения последовательно с резистором заряжает конденсатор.
Переключатель используется для отключения конденсатора от источника высокого напряжения и подключения к индуктору для разрядки. Катушка индуктивности создает колебательный ток.
Функциональное тестирование также выполняется вместе с этими тестами, чтобы гарантировать целостность и функциональность конструкции.
Поскольку тесты оценивают работоспособность печатной платы в различных стрессовых ситуациях, их обычно проводят независимые эксперты.
КЕДР Solutions сотрудничает с ответственными производителями печатных плат, которым мы доверяем проведение обязательных испытаний.
Тем не менее, исходя из конкретных пожеланий и потребностей наших клиентов, мы можем запросить дополнительные проверки или протоколы испытаний, например, протокол ручного тестирования платы (как правило, это измерение напряжений в контрольных точках платы).
Стресс-тестирование печатных плат
Другими заслуживающими внимания способами проверки плат являются стресс-тесты. Они оценивают допустимые нагрузки на плату, в пределах которых она будет оставаться функциональной и структурно неповрежденной.
Это специфические тесты, они используются лишь в некоторых случаях и редко для прототипов.
Компоненты для крупносерийного производства могут быть протестированы с помощью теста на выгорание (Burn-in testing).
Этот тест выполняется на пределах допустимых рабочих условий печатной платы (температура, частота или напряжение), чтобы предоставить исчерпывающую информацию о надежности продукта.
Стресс-тесты относятся к группе методов HALT/HASS (Highly Accelerated Life Testing/Highly Accelerated Stress Screening) и проводятся в соответствии с рекомендациями по тестированию.
Эти процедуры направлены на устранение выявленных недостатков и обеспечение качества продукции на стадии разработки (HALT) или производства (HASS).
Возможные причины проведения HALT/HASS тестов:
Как проверить печатные платы с помощью функциональных тестов
Функциональный тест (Functional Test или FCT) проверяет правильность работы электроники. Эти тесты используются в конце производственного процесса для проверки функциональности печатной платы и ее производительности в соответствии со спецификациями.
В зависимости от сложности конструкции платы и индивидуального плана тестирования функциональная проверка может быть либо простым подтверждением того, что продукт работает, либо более сложным исследованием.
Тщательное производственное тестирование может проводиться в соответствии с требованиями, протоколами или стандартами и включает тестирование программного обеспечения.
Функциональное тестирование является обязательным при мелкосерийном производстве или прототипировании, когда вам нужно убедиться в функциональности каждой печатной платы.
Оборудование для автоматизированного тестирования печатных плат
Испытание на отслаивание измеряет усилие, необходимое для отрыва ламината в стеке платы после его сбора и полного отверждения.
Испытание на способность к пайке определяет способность металлизированного сквозного отверстия (PTH) и переходного отверстия печатной платы образовывать соединения, а также уровень термического напряжения, которое плата может выдержать во время пайки.
Команда разработчиков КЕДР Solutions выполняет различные типы функциональных проверок для каждого проекта. Наши клиенты могут быть полностью уверены в том, что как программное, так и аппаратное обеспечение, задействованное в проекте, проходят полное тестирование.
Благодаря хорошо организованному контролю качества на производстве мы получаем платы без брака в 99,9% случаев. Редчайшие случаи недочетов, например, неправильно припаянные контакты Bluetooth-модуля, наши специалисты могут устранить на месте.
Лабораторные испытания и сертификация печатных плат
Можно доверить тестирование печатных плат специализированной лаборатории, где есть различное оборудование для проверки компонентов, а также возможность проведения испытаний печатных плат не только с точки зрения функциональности электроники, но и в физико-химической области для комплексного изучения их безопасности и производительности.
Лабораторные испытания печатных плат
Лаборатории обычно располагают следующим оборудованием:
Осциллограф с цифровым запоминающим устройством
Важным аспектом проектирования печатных плат является их соответствие определенным стандартам и спецификациям.
Эти стандарты определяют критерии, которые должны соблюдаться при проектировании платы. Подробнее об этом можно прочитать в нашей статье о сертификации печатных плат.
Третий вариант
Получившийся прототип стенда меня устраивает. Но ещё требуются некоторые доработки связанные с удобством работы и размещения проводов и электроники. Теперь попробую упростить схему, оставив только ложемент и PCB с напаянными контактами. На фото первый вариант.
Печатал пластиком SBS PRO. Подшипники здесь выполняют роль направляющих. Если детали склеить или стянуть болтами, то их можно убрать. К сожалению, жёсткости пластика не достаточно, и пружина не смогла надёжно прижать тестируемую плату к контактам.
На фото показана распечатанная деталь пластиком PETG. Чтобы придать пружине окончательную форму её нужно нагреть феном. Этот пластик обеспечил надёжный прижим во время работы. Плюсом данной схемы является лёгкость установки и снятия тестируемой платы, меньшие габариты. Однако, с пружиной приходится обращаться аккуратно, есть вероятность испортить пружинные контакты. Данная схема не обеспечивает равномерное прижатие платы. Поэтому часто контакты не попадают в соответствующие пады. Без доработок пользоваться этим вариантом стенда нельзя.
Из плаcтика PETG
В чем важность тестирования электроники?
Даже тщательно спроектированная и качественно собранная электроника может выйти из строя. Чтобы минимизировать количество поломок, скрытые дефекты должны быть выявлены до массового производства, в идеале – на этапе разработки.
Вот почему так важно обеспечить надлежащее тестирование электронных компонентов, особенно печатных плат.
Проверка качества пайки электронных плат с помощью цифрового микроскопа
Тестирование – важная часть процесса проектирования печатной платы. Испытания печатных плат, ведущиеся на протяжении всего производственного цикла, помогают сэкономить средства, предотвратить или свести к минимуму проблемы на этапе финальной проверки.
Во время проектирования и сборки печатных плат дизайнеры и производители прилагают много усилий для контроля качества.
Они должны убедиться, что пропускная способность, производительность, сопротивление и другие показатели находятся в допустимых пределах, а на печатной плате нет коротких замыканий, обрывов или дефектов пайки.
Разработчики КЕДР Solutions тщательным образом тестируют печатные платы и только после этого осуществляют монтаж и тестируют всю систему целиком.
Обратившись к нам за разработкой электроники, вы можете быть уверены в качестве компонентов и сборки устройства.
Испытания печатной платы в процессе проектирования и монтажа направлены на оценку ее производительности и качества, а также на целостность конструкции.
Тестирование электроники выявляет не только дефекты компонентов и сборки, но и недочеты производственного процесса.